氮化硅薄膜层用于形成侧墙,外延片plasma刻蚀机器以控制硅锗沟槽到栅极的距离。下氧化硅层是等离子处理器的蚀刻停止层,并且是与氮化硅层一样的应力缓冲层。然后,光刻工艺用光刻胶覆盖 MIMO 区域并暴露 MIMO 区域。接下来,您需要在 MIMO 区域形成一个侧壁间隔。侧壁等离子处理器的主要蚀刻一般使用 CF4 气体来蚀刻掉大部分氮化硅,使其不接触下面的硅。
为了延伸摩尔定律,外延片plasma刻蚀芯片制造商不仅要去除晶圆平面上的小随机缺陷,还会造成损坏、数据丢失,以及更复杂、更精细的 3D 芯片,会降低良率。你必须能够习惯这种架构.利润。盛美半导体估计,对于一个月产10万片晶圆的20nm DARM工厂,减产1%,将使年利润减少30美元至5000万美元,进一步加大逻辑芯片厂商亏损的增加。此外,较低的产值也会增加已经很高的制造商的成本。